智原于联电22奈米制程推出完整基础元件IP解决方案
晶圆代工厂联电（2303）今（18）日宣布，与智原科技推出基于联电22奈米超低功耗（ULP）与22奈米超低漏电（ULL）制程的基础元件矽智财（IP）解决方案。
该22ULP和ULL基础元件IP已成功通过矽验证，包含多重电压标准元件库、ECO元件库、IO元件库、PowerSlash低功耗控制套件以及记忆体编译器，可大幅降低晶片功耗，以满足新一代的系统单晶片（SoC）设计需求。
针对低功耗SoC需求，智原的22ULP/ULL基础元件IP具备进阶的绕线架构，以及优化的功率、性能和面积设计。相较28奈米技术，22奈米元件库可以在相同性能下减少10％晶片面积，或降低超过30％功耗。
此外，该标准元件库可于0.6V至1.0V广域电压下运作，亦支援SoC内的Always-on电路维持超低漏电；多样的IO元件库包括通用IO、多重电压IO、RTC IO、OSC IO和类比ESD IO；记忆体编译器具有双电源轨功能、多重省电模式、和读写辅助功能等特色。
智原研发协理简丞星表示：「我们借由联电22奈米技术推出全新的逻辑元件库和记忆体编译器IP，能够协助客户在成本优势下开发低功耗SoC以布局物联网、人工智慧、通讯及多媒体等新兴应用攫取商机。」
联电矽智财研发暨设计支援处林子惠处长表示：「随着智原在联电22奈米可量产的特殊制程上推出的基础元件IP解决方案，让客户在22奈米平台上，获得包括22ULP和22ULL的全面设计支援，享有适用于物联网及其他低功耗产品的完整平台。」