华邦电攻边缘AI 推创新CUBE架构

华邦电27日推出一项强大的记忆体解决方案─创新CUBE架构，可助力客户在主流应用场景中实现边缘AI计算。图／本报资料照片

华邦电（2344）27日推出一项强大的记忆体解决方案─创新CUBE（客制化超高频宽元件）架构，可助力客户在主流应用场景中实现边缘AI计算。

该公司的CUBE可大幅优化记忆体技术，实现高效能的边缘AI运算。

华邦电指出，CUBE增强了前端3D结构的性能，例如chip-on-wafer（CoW）和wafer-on-wafer（WoW），以及后端2.5D／3D chip on Si-interposer的基板和扇出（Fan out）解决方案。

CUBE专为满足边缘AI运算装置不断增长的需求而设计，能利用3D堆叠技术并结合异质键合技术，以提供高频宽低功耗的单颗256MB至8GB记忆体。除此之外，CUBE还能利用3D堆叠技术，加强频宽降低资料传输时所需电力。

CUBE的推出是华邦实现跨平台与介面部署的重要一步。CUBE适用于穿戴设备、边缘伺服器设备、监控设备、ADAS及协作机器人等应用。

华邦电表示，CUBE架构让AI部署实现了转变，AI和边缘AI的整合将会带领AI发展至下一阶段。该公司正在透过CUBE解锁全新可能，为强大的边缘AI设备，提高记忆体性能及优化成本。

CUBE主要特性包括节省电耗，CUBE提供卓越的电源效率，功耗效能低于1pJ／bit，能够确保延长执行时间并优化能源使用。卓越的性能，凭借32GB／s至256GB／s的频宽，CUBE可提供远高于行业标准的性能提升。较小尺寸，CUBE拥有更小的外形尺寸。目前基于20nm标准，可以提供每颗晶片256Mb-8Gb容量，2025年将有16nm标准。引入矽通孔（TSV）可进一步增强性能，改善信号完整性、电源稳定性、以9um pitch缩小IO的面积和较佳散热（当CUBE置下、SoC置上时）。

高经济效益、高频宽的解决方案，CUBE的IO速度于1K IO可高达2Gbps，当与28nm和22nm等成熟工艺的SoC整合时，CUBE则可达到32GB／s至256GB／s频宽，相当于HBM2频宽，也相当于4至32个LP-DDR4x 4266Mbps x16 IO频宽。

SoC晶片尺寸减小，当SoC（上Die，无TSV）堆叠在CUBE（下Die，有TSV）上时，有机会最小化SoC晶片尺寸，省下TSV面积损失，能够为边缘AI设备带来更明显的成本优势。