联电与Cadence毫米波参考流程 达成一次完成矽晶设计

经验证的联电28HPC+解决方案非常适合生产应用于高速毫米波设备的晶片，并支援高达110GHz的电路设计应用，例如聚睿电子的低噪音放大器设计，可提供精确的矽制程模型。

Cadence Virtuoso RF解决方案结合了多个电磁（EM）求解器，使聚睿电子能够获得精确的矽制程结果。更具体地说，聚睿电子使用了业界黄金标准的电磁模拟器Cadence EMX Planar 3D Solver电磁模拟工具，为CMOS设计建立精准电磁模型，大幅度减少了从电路布局设计到布局后模拟验证所需的设计周期。

与过往的设计流程相较，聚睿电子更快地实现了一次完成矽晶设计并拥有精确的矽制程设计成果。当聚睿电子将模拟结果与其60GHz低噪音放大器的矽制程测量值进行比较时，发现其正向穿透系数（S21，即正向增益）在峰值频率、峰值和杂讯指数（NF）等指标误差皆仅落在中段个位数百分比范围内。