PCI-SIG針對資料中心、AI運算系統使用的PCIe規格CopprLink纜線提出設計規範
针对目前越来越多资料中心、人工智慧运算系统普遍采用的PCIe规格CopprLink缆线设计,PCI-SIG稍早公布标准规范,将能对应内部传输与外部传输两种形式,并且支援32.0GT/s与64GT/s传输速度表现。
其中,对应PCIe 5.0规格的CopprLink缆线将可对应32.0GT/s传输速度,而对应PCIe 6.0规格的CopprLink缆线将可对应64.0GT/s传输速度,同时外部缆线将采用机架对机架互连使用形式,主要适用于人工智慧与机器学习运算系统,内部缆线则针对机板之间密集协同运算,主要用于资料储存与处理运算需求。
而针对外部缆线设计,最长距离可达2公尺,并且采用SNIA SFF-TA-1032连接器,可用于CPU至储存、CPU至记忆体、CPU至加速器,以及分散式伺服器平台节点连接的加速运算架构使用。内部缆线则是采用SNIA SFF-TA-1016连接器,最长距离控制在1公尺内,主要用于附加卡、主机板到背板、晶片到晶片,或是附加卡到背板的连接使用模式。
至于针对预计在2025年顺利推出1.0正式规范的PCIe 7.0,PCI-SIG预期也会在后续提出符合128.0GT/s传输速度表现的CopprLink缆线设计,同样也会对应外部或内部缆线连接使用形式。
《原文刊登于合作媒体mashdigi,联合新闻网获授权转载。》