台积米玉杰看半导体产业：最好的日子尚未到来

台积电共同营运长米玉杰指出，半导体产业最好的日子尚未到来，并认为AI将全方面改变人类生活。图／本报资料照片

米玉杰IEDM 2024主题演讲重点摘要

2025年生成式AI迈入起飞年，台积电执行副总经理暨共同营运长米玉杰指出，业界最好的日子尚未到来，AI将全方面改变人类生活，技术创新为半导体行业带来最新的突破。他除了亲自揭示2奈米、3D Fabric之外，更展示继GAAFET（多闸极电晶体）架构之后的CFET（互补式场效电晶体）最新进展，其中台积电已经做出首个能运作的CFET结构，持续推进埃米世代新技术。

IEDM 2024（第70届国际电子元件年会）如火如荼举办中，台积电作为技术领先公司，由米玉杰代表出席，并发表「半导体行业展望和新技术前沿」主题演讲。米玉杰表示，透过半导体技术持续创新，AI将改变人类生活的方方面面。半导体强调产业合作的必要性，他相信，合作将推动技术和平台整合创新，以满足未来几十年对节能、数据密集运算之需求。

延续设计技术协同优化（DTCO）传统，台积电在N3 FinFLEX、N2 NanoFLEX和A16之晶背供电解决方案都有台厂供应链参与其中。供应链透露，DTCO可以协助客户缩短晶片设计到投片的前置时间，因为IP相关业者于开发初期便与护国神山合作、投注资源开发，如M31、力旺等矽智财大厂，另外设备、耗材业者家登、天虹、中砂等公司也能在明年2奈米放量夺得先机。

台积电2奈米首度导入GAAFET技术，解决FinFET（鳍式场效电晶体）功耗瓶颈发挥重要作用。透过全新电晶体架构设计，GAAFET有效降低电晶体的开关损耗，同时保持高性能表现。

针对未来1奈米以下的制程极限，台积电已展开CFET（Complementary FET）元件的研发计划，透过垂直堆叠通道结构实现更高的晶片密度与效能，台积电于IEDM 2024曝光CFET架构，达到Gate Pitch（电晶体闸极长度）为48nm的实际结构。

相关供应链透露，目前在AI/HPC之逻辑晶片多为系统单晶片（SoC），未来SoC可能会被系统整合单晶片（SoIC）取代，而附属功能就不需要用到2奈米或以下的高阶制程，以Chiplet（小晶片）、先进封装方式达成；未来半导体技术难度愈来愈高，成长动能主要会来自结构复杂化。