《半导体》华邦电加入UCIe 助力高性能chiplet介面标准普及

随着5G、新能源车和高速运算等技术的飞速增长，业界对晶片制程与封装技术的要求日益严格。如今，2.5D/3D多晶片封装可实现晶片性能、能效和小型化的指数级提升，已经成为行业聚焦的主流趋势。作为高性能记忆体晶片的行业领导者，华邦电的创新产品CUBE：3D TSV DRAM产品可提供极高频宽低功耗，确保2.5D/3D多晶片封装的能效，并且为客户提供优质的客制化记忆体解决方案。

加入UCIe联盟后，华邦电可协助系统单晶片客户(SoC)设计与2.5D/3D后段工艺(BEOL, back-end-of-life)封装连结。UCIe 1.0规范通过采用高频宽记忆体介面来提供完整且标准化的晶片间互连环境，促进SoC到记忆体间的互连升级，以实现低延迟、低功耗和高性能。总体而言，标准化将助力加速推出高性能产品，为设备制造商和终端使用者带来更高价值，从而推动先进多晶片引擎的市场增长。

不仅如此，加入UCIe联盟后，华邦电提供3DCaaS(3D CUBE as a Service)一站式服务平台，为客户提供最佳的标准化产品解决方案。此平台伙伴可提共客户技术咨询服务外，3DCaaS平台还包括了3D TSV DRAM(又名CUBE)KGD记忆体晶片和针对多晶片设备优化的2.5D/3D 后段工艺(采用CoW/WoW技术)等相关服务。客户可轻松获得完整且全面的CUBE产品支援，并享受Silicon-Cap、interposer等技术的附加服务。

华邦电DRAM产品事业群副总范祥云表示：「2.5D/3D封装技术可进一步提升晶片性能并满足前沿数位服务的严格要求，而随着UCIe规范的普及，我们相信这项技术将在云端到边缘端的人工智慧应用中充分发挥潜力，扮演更加重要的角色。」

UCIe联盟主席Debendra Das Sharma博士表示：「作为全球记忆体解决方案的知名供应商，华邦电在3D DRAM领域拥有坚实的专业知识，期待华邦电为进一步发展UCIe生态做出贡献。」