《半导体》联电合作Cadence解决方案 助攻客户产品研发

联电指出，经验证的联电28HPC+解决方案，非常适合生产应用于高速毫米波设备的晶片，并支援高达110GHz的电路设计应用，如聚睿电子的低噪音放大器（LNA）设计，可提供精确的矽制程模型。

Cadence Virtuoso RF解决方案结合多个电磁（EM）求解器，使聚睿电子能获得精确的矽制程结果。具体而言，聚睿电子使用Cadence EMX Planar 3D Solver电磁模拟工具，为CMOS设计建立精准电磁模型，大幅减少自电路布局设计到布局后模拟验证所需的设计周期。

与过往的设计流程相较，聚睿电子更快实现一次完成矽晶设计、并拥有精确的矽制程设计成果。当聚睿电子将模拟结果与其60GHz低噪音放大器的矽制程测量值比较时，发现正向穿透系数在峰值频率、峰值和杂讯指数（NF）等指标误差皆仅落在中段个位数百分比范围内。

Cadence多物理系统分析研发副总裁顾鑫表示，公司与联电密切合作推出经认证的毫米波流程，协助聚睿电子实现优异的设计成果，此设计流程包括公司领先业界的Virtuoso RF解决方案，尤其是EMX 3D Planar Solver电磁模拟解决方案，更取得非凡成果。

顾鑫指出，Cadence晶圆客户支援团队全力以赴，以确保在聚睿电子等客户运用联电28奈米制程时，公司的创新流程可为其创造巨大价值。这是多方合作下首次通过矽认证的电路设计，期待共同开展更多项目，并协助其设计成功。

聚睿电子执行长郭秉捷表示，EMX的电磁模型模拟，结合Cadence Quantus萃取解决方案的寄生参数萃取资讯，共同整合在Virtuoso RF解决方案的单一环境中，使布局后模拟更有效率。此外，晶片数据更验证联电的毫米波模型和Cadence射频解决方案的准确性。

联电元件技术开发及设计支援副总经理郑子铭表示，借由聚睿电子等客户的成功案例，可看出联电与Cadence共同开发的全面毫米波参考流程，让RF设计变得更快、更容易，期待未来毫米波制程平台能为客户创造更多的成功案例。