晶背供电...半导体新决胜点

简言之,当制程微缩线路太小,电源和讯号会互相干扰,因此,将电源布局至晶片背面。

根据比利时微电子研究中心(imec)预估,BSPDN能较传统方法再减少10-15%的晶片面积。台积电也表示N2P制程,使用关键BSPDN技术,减少IR-drop和改善信号,达到提高性能10-12%;其中,IR-drop是在系统级电路中电压下降和升高的一种表现,电压提供不足或者超过都会造成IC无法正常运行。

要实现背面供电,需要两项关键技术,分别为埋入式电源轨(BPR)与奈米矽穿孔(nTSV),将晶圆正面的元件连接到BPR上,导通取得晶片运作所需电力。其中晶圆薄化为其中关键,为了将奈米矽穿孔连接至后续制造的铜导线,并降低其电阻,就必须精准地控制晶圆薄化的厚度,研磨至数百奈米,确保矽覆盖层能平滑露出,厚度差异必须小于40nm。

另外,晶圆接合在微影方面也带来技术挑战,主系在晶圆研磨后,自晶背进行奈米矽穿孔的图形化过程,微影技术需要高精确度,才能让奈米矽穿孔与下层埋入式电源轨对准,精度误差小于10nm,必须仰赖高数值孔径(high-NA)极紫外光(EUV)微影设备。

晶背供电带来各式挑战,台积电持续精进,台积电大同盟也在研发初期便参与,随主要制程参数确定,供应链业者将受惠两奈米制程推进、获得业绩挹注。