魏哲家揭2奈米最新进度 意外曝光台积电「超狂黑科技」

晶背供电　台积电最强黑科技(图/先探投资周刊提供)

这回台积电法说会中，总裁魏哲家提到二奈米的开发进度，并简单提到「晶背供电」技术，这个外界还不熟悉的神秘黑科技，就让我们一探究竟！

晶圆代工龙头厂台积电在十九日法说会上除了提及三奈米制程进度外，总裁魏哲家也透露观察到二奈米在高速运算和智慧手机相关应用方面获得客户兴趣和参与，与三奈米在同一阶段时不相上下、甚至更高。而台积电预计二奈米将如期于二五年量产，且表示二奈米推出时，将是业界最先进的半导体技术；而适用于ＨＰＣ的二奈米「背面电轨」（backside power rail）解决方案则预定二五年下半年推出、二六年量产。

台积电Ｎ２Ｐ将导入晶背供电

事实上，自二二年以来，台积电就多次发表二奈米晶片制程的研发进度；在今年的技术研讨会上，台积电也表示Ｎ２Ｐ制程技术将通过晶背供电网路（BackSide Power Delivery Network; BSPDN）减少ＩＲ压降（IR Drop）和改善信号，将性能提高十到十二％，并将逻辑面积减少十到十五％。

当前随着电晶体逼近单奈米尺度，甚至比新冠病毒颗粒（约一二○奈米）还小，如何制作出更迷你、效能更高、能够短时间量产的下一代元件，是半导体产业近年来一大棘手问题。也因此，晶片制造竞争持续白热化，台积电、英特尔（Intel）、三星（Samsung）等晶片制造巨头都在争相展示三奈米、二奈米等先进工艺的技术突破，包括GAA（闸极全环电晶体）、High-NA（高数值孔径）、先进封装等一系列的创新技术，都是为了替摩尔定律续命。

而与ＥＵＶ光刻机类似，晶背供电技术被视为继续开发更精细工艺节点的关键技术，预期将成为晶片厂又一个新的竞争战场。晶背供电技术的出现，为晶片制造带来了一些全新的制程步骤。过去长久以来，晶片制造都是利用后段制程（ＢＥＯＬ），在矽晶圆的正面布线，透过这些低电组的导线来供应电力给晶片；也因为如此，晶片内的供电网路与讯号网路（即晶片内的讯号线）必须共用相同的元件空间。

但在制程节点持续推进之下，电晶体越来越小，密度越来越高，堆叠层数也越来越多，为了将电力从封装传输至晶片中的晶体管，电子必须经由金属导线和通孔，穿过十到二○层堆叠才能为下方电晶体提供电源和数据讯号。然而，越接近晶体管，线宽和通孔就越窄，电阻值也因而上升，使得电子在向下传输的过程中，会出现ＩＲ压降现象，导致电力损失产生。

改变新一代逻辑晶片规则

除了电力损失，供电线路占用空间也是问题。晶片内的电源线路在布线复杂的后段制程上，往往占至少二○％的绕线资源，如何解决讯号网路跟供电网路之间的资源排挤问题，使元件进一步微缩，变成晶片设计者所面临的主要挑战之一。此外，电源线和接地线在标准单元设计上占了很大空间，使得组件很难进一步微缩。就系统设计而言，因为功率密度和ＩＲ压降急遽增加，从稳压器到晶体管的功率损失就很难控制在十％以下。对此，专家指出，如果不对晶片的电子进出方式进行大改变，无论制造多小的晶体管都无济于事，也因此，业界开始研究将供电网路转移到晶片背面的可能性。（全文未完）

全文及图表请见《先探投资周刊2271精彩当期内文转载》

《先探投资周刊2271期》