英特尔发表11个全新晶片架构 为PC与资料中心预备强大运算能力

英特尔于架构日公布重大的世代架构转换规划。（英特尔提供／黄慧雯台北传真）

英特尔(Intel)稍早前举行架构日（Architecture Day），揭晓英特尔架构重大的世代转换，其中包含重点英特尔首款具备两个全新x86核心世代的混合式架构－Alder Lake，以及智慧型Intel Thread Director工作负载排程器；英特尔为资料中心所设下新标准Sapphire Rapids，架构上结合效能核心以及众多加速器引擎； 英特尔全新的独立游戏图形处理单元（GPU）架构；英特尔新款基础设施处理器（IPU）；以及英特尔有史以来最高运算密度的资料中心GPU架构Ponte Vecchio。

这些架构上的突破为英特尔下个世代的产品奠定基础，Alder Lake不久即将与大家见面。随着从桌面到资料中心的工作负载，变得更大、更多、更复杂和更多元，架构日所揭晓的技术突破更加显现出全新的架构将如何满足更多运算效能的需求。

＊效率核心（Efficient-core）：从低功耗行动应用至多核心微服务，这是一款用于满足广泛运算需求，高度可扩充的x86微架构。相较于英特尔Skylake微架构，效率核心于同样功耗下可提供高出40％的效能，或是在相同效能的前提下，降低40％的功耗。多核心处理下，4个效率核心相较以4条执行绪方式运作的Skylake双核心，能够提供多出80％的效能并降低功耗，或是减少80％的功耗并维持相同的效能。

＊效能核心（Performance-core）：这款x86核心是英特尔迄今所打造的最高效能CPU核心，同时也为驱动下个运算十年，在CPU架构上跨出重要一步。其设计主旨为更宽、更深、更智慧，达成更好的平行作业、提升执行平行度、降低延迟必提升通用运算效能。其同样协助支援具备众多资料与大量程式码的应用程式。效能核心相较目前第11代Intel Core架构（Cypress Cove核心），于相同运作频率之下，在宽广及多样的工作负载能够提供约19％的改善。

针对资料中心处理器以及机器学习不断发展的趋势，效能核心导入专用硬体，包含英特尔全新的Advanced Matrix Extensions（AMX），以效能提升一个量级的方式执行矩阵乘法运算－人工智慧加速将近8倍。此架构开发时考量软体易用性，汲取x86程式开发模型优势。

＊Intel Thread Director：英特尔针对排程器的设计，目的是为确保效率核心和效能核心工作无缝接轨，自开始即动态且智慧地指派工作，让真实世界的系统效能最大化与效率最佳化。透过内建于核心内部的智慧，透过Intel Thread Director与作业系统的搭配，在对的时间点将执行中的工作移往正确的核心。

＊Alder Lake：重塑多核心架构，Alder Laker将是英特尔具备全新Intel Thread Director的首款高效能混合式架构。高效率核心和高效能核心得以相互结合作，是英特尔针对PC客户端推出的SoC架构，可用于超轻薄行动市场一路延伸至桌面系统，并以多项I/O与记忆体支援（支援至DDR5）。基于Alder Lake的产品将于今年开始出货。

＊Xe HPG 和 Alchemist SoC：针对玩家级游戏效能和内容创作工作负载而设计的一款全新独立式图形微架构。Xe HPG微架构具备新款Xe-core，是款专注于运算的可程式化和可扩充的元件，并全面支援DirectX 12 Ultimate。位于Xe-cores内部的新款矩阵引擎（也就是Xe Matrix eXtensions、XMX），能够加速如XeSS的AI工作负载，XeSS是一款能够同时达成高效能与高度逼真游戏的新颖画面提升（upscaling）技术。以Xe HPG打造的Alchemist SoC（先前代号DG2）将使用全新Intel Arc 品牌，于2022年第一季现身，并以TSMC N6制程打造。

＊Sapphire Rapids：结合英特尔的效能核心与全新加速器引擎，Sapphire Rapids为下一世代的资料中心处理器设下新标准。平舖的(tiled)、模组化的SoC架构位于Sapphire Rapids中心，提供惊人扩充性的同时，依旧保持单一CPU晶片介面所享有的优势，这要归功于英特尔的EMIB封装技术与先进的mesh架构。

＊基础设施处理器（IPU）：Mount Evans是英特尔首款以ASIC为基础的IPU，还有以FPGA为基础的全新IPU参考平台Oak Springs Canyon。透过以英特尔IPU为基础的架构，云端服务提供者（CSP）借由从CPU卸载基础设施任务至IPU，可以最大化资料中心收益。卸载基础设施任务至IPU，让云端服务提供者能够将他们的伺服器CPU 100％提供给客户租用。

＊Xe HPC、Ponte Vecchio：Ponte Vecchio利用多个先进半导体制程优势、英特尔的EMIB多晶片互连技术，以及英特尔的Foveros 3D封装，Ponte Vecchio成为英特尔打造过最为复杂的SoC，亦是英特尔IDM 2.0策略的范例。运算晶片(Compute Tiles)将采用TSMC N5制程；基底晶片(Base Tile)则是使用Intel 7制程；连结晶片(Xe Link Tile)将采用TSMC N7制程。这款具备千亿个电晶体的装置可提供领先的浮点运算效能与运算密度，加速AI、HPC和先进分析工作负载。早先英特尔展示过的Ponte Vecchio晶片已可表现出领先效能，英特尔A0版晶片已经能够提供超过45 TFLOPS的FP32吞吐量，大于5 TBps的记忆体组织结构频宽，以及突破2 TBps的连接频宽。如同Xe架构，Ponte Vecchio同样由开放、以标准为基础、跨架构、跨供应商的统一软体堆叠oneAPI所支援。

回首过去一年，全球以科技来进行沟通、工作、游憩，并且对抗疫情。事实证明，强大的运算能力相当重要。展望未来，全球面对着大量运算需求－到了2025年可能需要1000倍。4年之内成长1000倍，相当于摩尔定律的5次方。

英特尔CEO基辛格（Pat Gelsinger）提到：「我们正面临望之生畏的运算挑战，这些挑战只能够透过革命性的架构和平台去解决。」而借由英特尔的架构师和工程师们，能使这些技术成为可能。世界正仰赖着架构师和工程师们解决最为困难的运算难题，以丰富人们的生活。英特尔为此将加速执行策略，加速满足这些需求。