智原发表SoC开发平台 超低功耗
特殊应用晶片（ASIC）暨矽智财厂智原（3035）强攻55奈米物联网应用市场，继日前发表基于联电55奈米超低功耗制程（55ULP）的PowerSlash基础矽智财（IP）方案后，昨（19）日再宣布推出55奈米Uranus超低功耗系统单晶片（SoC）开发平台，可协助加速物联网应用的系统软硬体开发时程。
智原昨日发表55奈米Uranus超低功耗SoC开发平台，加速物联网应用的系统软硬体开发时程。Uranus为智原以微控制器（MCU）为基础的SoC开发平台最新成员，内建智原PowerSlash IP、USB 2.0介面、12-bit 8-channel ADC及10-bit DAC电源管理核心、嵌入式快闪记忆体、与完善的软体开发套件支援，协助物联网晶片的节能技术晋升至全新的水平。
智原SoC开发平台系列，能够在晶片制作前先协助软体设计，加快系统产品的上市时间，并提供整合的建构环境，包含主流的处理器核心、预先验证的自有介面、SoC系统架构，及软体开发套件。智原独特的加速模式（Turbo Mode）设计，更改变了原有的效能功耗平衡点，使得MCU核心得以在限制功耗下有机会达到2倍的效能。
智原科技总经理王国雍表示，智原领航ASIC设计服务创新，SoC开发平台不仅能帮助客户的晶片设计，也协助其系统开发。
新一代物联网晶片设计需要兼顾超低功耗和高效能，为了实现此关键技术，智原开发全新的Uranus平台，会是最合适的物联网应用开发工具，能协助客户达成进军物联网市场目标。
受到客户进行库存调整影响，智原9月合并营收月减16.3％达4.69亿元，较去年同期减少12.3％，第三季合并营收15.39亿元，较第二季衰退15.2％，符合先前法说会中营收恐较上季衰退14～18％的预期。