《科技》是德推适用于半导体制造的打线接合检测解决方案

是德科技指出，由于医疗设备和汽车系统等关键任务应用中的晶片密度不断增加，半导体产业正面临着测试挑战。现有的测试方法往往无法有效检测打线接合的结构缺陷，从而导致代价高昂的潜在故障。此外，传统的测试方法亦经常依赖于未能充分识别打线接合结构缺陷的抽样技术。此款电器结构测试仪通过使用先进的奈米无向量测试增强性能(nVTEP)技术，在打线接合和感测板间创建电容结构，以应对这些测试挑战。透过这种方法，该产品能识别导线下垂、近短路(线距过小)和异常导线等细微缺陷，从而全面评估打线接合的完整性。

是德科技点出，EST的主要优势包括如下，首先，「先进的缺陷检测」，通过分析电容耦合模式的变化，识别广泛的电气和非电气打线接合缺陷，以确保电子元件的功能性和可靠性。再者，「适用于量产」，通过同时测试多达20个积体电路，实现每小时高达72,000单元的吞吐量，从而提升量产环境中的生产力和效率。最后，「大数据分析整合」，通过临界不良重测(Marginal Retry Test/MaRT)、动态零件平均测试(Dynamic Part Averaging Test/ DPAT)和即时零件平均测试(Real-time Part Averaging Test/RPAT)等先进方法捕捉缺陷并提高产量。

是德科技电子工业解决方案事业群卓越中心副总裁Carol Leh表示，是德科技致力于开发创新解决方案，以应对打线接合制程的严苛挑战。此次发布的电气结构测试仪使晶片制造商能透过快速识别打线接合的缺陷来提高生产效率，从而实现量产的卓越品质和可靠性。