北美技术论坛 台积2奈米制程 2025年量产

台积电北美技术论坛重点

台积电在美国举办北美技术论坛，首度推出采用奈米片电晶体架构的2奈米制程，且功耗及运算速度都比3奈米制程改善许多，2奈米制程将于2025年量产，至于3奈米制程则预计在今年下半年开始量产出货。

台积电举办2022年北美技术论坛，会中揭示先进逻辑技术、特殊技术及3D IC技术的最新成果，首度推出采用奈米片电晶体的下一世代先进2奈米制程技术，以及支援3奈米的N3与N3E制程、将导入TSMC FINFLEX技术。

台积电总裁魏哲家表示，身处快速变动、高速成长的数位世界，对于运算能力与能源效率的需求较以往增加的更快，为半导体产业开启了前所未有的机会与挑战。值此令人兴奋的转型与成长之际，在技术论坛揭示的创新成果彰显了台积电的技术领先地位，以及支持客户的承诺。

其中在2奈米制程部分，台积电指出，2奈米制程技术自N3大幅往前推进，在相同功耗下，速度增快10～15％，或在相同速度下，功耗降低25～30％，开启了高效效能的新纪元。

台积电表示，2奈米制程将采用奈米片电晶体架构，使其效能及功耗效率提升一个世代，协助台积电客户实现下一代产品的创新。除了行动运算的基本版本，2奈米技术平台亦涵盖高效能版本及完备的小晶片整合解决方案，台积电预计2奈米将2025年开始量产。

据了解，台积电的2奈米制程预定将于新竹宝山打造四座12吋晶圆厂，组成Fab 20超大晶圆厂，且后续需求若大幅提升，有机会在台中科学园区另建新厂以供应客户需求。

至于在3奈米制程的N3、N3E，台积电指出，N3技术预计于今年下半年进入量产，并将搭配创新的TSMC FINFLEX架构，提供晶片设计人员无与伦比的灵活性。

3D IC产品线部分，台积电表示，全球首颗以TSMC-SoIC为基础的中央处理器，采用晶片堆叠于晶圆之上（CoW）技术来堆叠三级快取静态随机存取记忆体。创新的智慧处理器，采用晶圆堆叠于晶圆之上（WoW）技术堆叠于深沟槽电容晶片之上。支援CoW及WoW的N7已经量产，N5技术支援预计于2023年完成。