新思科技数位与客制化设计平台获台积公司3奈米制程技术认证

新思科技（Synopsys）近日宣布，针对台积电最先进3奈米制程技术，新思科技的数位与客制化解决方案已通过台积公司最新设计参考流程（design-rule manual，DRM）及制程设计套件（process design kits）的认证。植基于多年来的广泛合作关系，该认证将提供共同优化的工具、流程和方法，使客户能实现该制程所带来的最大功耗、效能和面积（PPA）表现，进而加速新一代高效能运算（HPC）、行动、5G和AI 晶片设计的创新。台积电设计建构管理处副总经理Suk Lee表示，台积电的先进技术需要全新层次的EDA协作与创新，以实现3奈米制程技术的高效能和低功耗目标。我们与新思科技的长期合作有助于加速客户取得台积公司最新制程所提供的优势，并让台积电最新流程所带来的效益达到极大化。我们双方将持续密切合作，为HPC、行动、5G和AI应用实现新一代的设计。新思科技具高度整合的融合设计平台（Fusion Design Platform）是此次双方在先进节点合作成功的关键，为台积电的3奈米技术提供了全流程设计收敛（convergence）和紧密的签核相关性（signoff correlation）。新思科技的Fusion Compiler以及IC Compiler ll布局绕线（place-and-route）产品采用新的全域（global）和详细（detail）绕线技术创新，实现时序结果品质（quality-of-results，QoR）的优化。全流程总功耗（total-power）优化的提升，辅以合法化与最佳化并行（concurrent-legalization-and-optimization）技术，能实现所需的总功耗分布并达成整体优化 PPA 的设计指标。针对3奈米制程的合作内容，其他的实作技术也包括：支援具备着色（coloring）和通路铜柱（via-pillar）考量的先进布线，以及创新的正反器（flip-flop）优化，有助于着重效能和低功耗的设计。此外，Design Compiler NXT合成（synthesis）产品是融合设计平台的关键元素，经强化后，借由与IC Compiler II更紧密的时序相关性，能提供更为收敛的设计流程，让所有以N3制程为目标的设计皆受益。新思科技与台积电就3奈米制程的合作内容还包括PrimeTime对低电压变动的支援，以及支援台积公司的布局（placement）规则，能在实作和签核期间实现收敛的ECO收敛。新思科技的 PrimePower支援3奈米实体规则（physical rule）的功耗签核，包括漏电功耗和动态功耗以及StarRC萃取建模的强化，能带来所需的准确性。新思科技数位设计事业群总经理Shankar Krishnamoorthy表示，台积电与新思科技密切合作，一同突破设计可实现的极限并加速新技术制程的进程，让整个产业生态系和双方客户皆受惠。双方就3奈米技术在数位和客制化R&D的最新合作，将技术创新带到全新层次以克服制程的挑战，从而为共同客户带来新的机会，使其能及时规划先进的产品。