《科技》新思携台积电 在N3制程上运用一元化平台

台积电设计建构管理处负责人Dan Kochpatcharin表示，台积电一直与新思科技密切合作，提供有别于市场具差异化的设计方案，以解决设计人员从早期架构到制造中面临的最复杂之挑战。台积电与新思科技长期的合作，为共同的客户提供优化性能及能效的设计方案，满足客户因应高效能运算、资料中心与车用电子等多晶粒系统设计的需求。

新思科技EDA事业群策略与产品管理副总裁Sanjay Bali表示，新思透过与台积电的联盟关系，提供完整且可扩充的解决方案，为多晶粒系统设计达成史无前例的效能与效率。他指出，除了能够使用像3Dblox 2.0等共用标准在统一的平台上探索、分析与签核多晶粒系统设计；再加上已在台积电N3制程上通过矽晶验证的新思科技UCIe PHY IP，能让客户得以从早期的架构一路到制程阶段，都能加速系统设计。

经台积电认证的新思科技3DIC Compiler平台，可在一元化的的晶粒/封装探索、协同设计与分析平台上，使用3Dblox 2.0标准与3DFabric技术，实现完整的全端(full-stack)设计。其具有的整合式系统分析能力能优化热能(thermal)和功率(power)，并配合3Dblox 2.0系统原型设计，可协助确保设计的可行性。另一方面，新思科技与Ansys公司也持续进行合作，借由整合新思科技3DIC Compiler平台与Ansys的多重物理(multi-physics)分析技术，提供系统层级签核准确度。同时，新思科技的3DIC Compiler平台还能与新思科技测试产品系列彼此协调运作，以确保大量数据测试与品质。

已获多家领先企业采用的新思科技UCIe PHY IP，在台积电的N3E制程上已实现矽晶设计成功案例，可协助设计人员有效率地将晶粒到晶粒连接性的现行标准整合到其他多晶粒系统设计中。结果显示可将16Gbps的功耗效率与效能扩充至24Gbps，同时展现出稳固链接边距。新思科技完整UCIe控制器、PHY和验证IP解决方案，可同时支援标准与先进封装技术，提供测试、修复与监控能力，以协助确保在现场运作情况下，仍能确保多晶粒系统的高度可靠性。

针对台积电N3E制程开发的新思科技UCIe PHY IP与3DIC Compiler平台，目前已经上市。新思科技的HBM3 IP已经可以在先进的台积电制程上使用。