《科技》新思、台积电晶片创新 打造高品质IP

台积电设计建构管理处副总经理Suk Lee表示，台积电与开放创新平台(Open Innovation Platform，OIP)的生态系合作伙伴密切合作，让新一代设计受益于最新N4P制程在功耗及效能上的精进。该制程提供独特的PPA平衡，让客户能持续推出尖端的HPC、行动和其他高效能产品。台积电与新思科技长期合作，持续推出用于台积电最先进制程的高品质DesignWare IP，让设计人员能充分实现N4P制程的优势，将差异化产品快速推向市场。

新思科技IP行销策略部资深副总裁John Koeter表示，开发用于台积电N4P制程的DesignWare IP让设计人员有信心能快速将IP整合至晶片设计中，并受惠于N4P制程技术在效能、功耗和面积上的精进。我们投入大量心力，针对最先进的制程技术，开发出通过矽晶验证并符合标准的IP，为设计人员提供达成设计要求的低风险路径。

新思科技广泛的DesignWare IP组合包括逻辑库、嵌入式记忆体、IO、PVT监视器、嵌入式测试、类比IP、介面IP、安全IP、嵌入式处理器和子系统(subsystem)。为了加速原型建造(prototyping)、软体开发以及将IP整合至SoC中，新思科技的「IP套件式解决方案」(IP Accelerated initiative)提供了IP原型建造套件、IP软体开发套件和IP子系统。新思科技在IP品质的大量投入以及全面性的技术支援，使设计人员降低整合风险，并加速产品上市时程。