《科技》新思DesignWare IP于台积电N5制程传捷报

新思科技今(15)日宣布其广泛的DesignWare介面、逻辑库、嵌入式记忆体和PVT监视器IP解决方案，让客户在台积电N5制程中实现多项首度通过矽晶设计成功案例，已获得20多家领先的半导体公司采用。

新思表示，半导体厂商选择DesignWare IP解决方案，以满足其先进的车用ADAS和资讯娱乐、AI加速器、伺服器、网路和行动系统单晶片(SoC)设计对功耗、效能与面积(PPA)的严格要求。有了多项客户矽晶设计成功的经验，新思科技DesignWare IP和VC验证IP获得业界广泛采用，让设计人员在整合IP时能更具信心，并大幅降低SoC整合的风险。

台积电设计建构管理处副总经理Suk Lee表示，台积电与长期生态系统合作伙伴新思密切合作，让双方客户能从基于台积电先进制程技术的广泛高品质IP组合中获益。用于台积电N5制程的DesignWare IP具备最佳的PPA，是最先进的晶圆代工解决方案，让设计人员充分受益于先进制程之际，能快速提供差异化产品并向量产推进。

新思IP行销策略资深副总裁John Koeter表示，新思一直与台积电合作，提供功能丰富并通过矽晶验证的IP，让设计人员能够利用台积电最先进的制程，包括N5和具备强大规划蓝图的N3，满足汽车、高效能运算和AI设计对资讯密集的需求。用于台积电N5制程的DesignWare IP组合获得广泛采用，代表客户对新思科技IP的持续信任，新思的IP能让客户降低整合风险，并更快地将产品推向市场。

新思用于台积电N5制程，目前已上市的DesignWare IP内容包括eUSB2、USB 2.0、USB 3.1、USB-C 3.1、USB-C 3.1/DP、PCIe 3.0/5.0、112G乙太网路、裸晶对裸晶(Die-to-Die)HBI、LPDDR5/4/4X、DDR5/4、HBM2E、MIPI C-PHY/D-PHY、多重协定32G PHY、逻辑库、嵌入式记忆体，以及晶片内感测与PVT监控。

新思用于台积电N5制程，预计于2021年下半年上市的DesignWare IP内容包括用于USB-C 3.2、USB 4.0、PCIe 4.0、112G USR/XSR裸晶对裸晶、多重协定16G PHY、HDMI 2.1、DisplayPort和MIPI M-PHY的DesignWare IP。