台积电论坛大秀技术力 4奈米将在2021 Q3进行试产
记者高兆麟／综合报导
台积电今(2)日举办线上技术论坛，总裁魏哲家表示台积电目前已出货10亿颗7奈米晶片，但同时公司也在为未来发展做准备，从7奈米推进至5奈米， 接下来则是3奈米制程，预计2020年下半年在Fab18量产。
台积电表示，COVID-19疫情加速了数位化的脚步，并对所有产业皆造成冲击，与数位化转型相关的投资激增，即使在 COVID-19 疫情之后，这类投资仍将持续，从而创造数位全球经济。因此，高效能运算应用已成为驱动半导体技术的主要动能之一，并且需要先进技术才能提供具有竞争力的效能，台积电也认为还需要检验功耗效率，因为数十亿台连网装置可能导致能源消耗的爆炸性增长。根据外界预估，2010年至2030年间，资料中心全球用电量将成长介于5至40倍之间。
▲台积电已透过N5A将5奈米制程扩展至车用领域，支援AI导向先进驾驶辅助系统（ADAS）和数位座舱的运算需求，并获得了汽车等级认证。（图／台积电提供）
台积电也指出，公司已出货10亿颗7奈米晶片，但同时也在为未来发展做准备，从7奈米推进至5奈米，接下来则是3奈米制程。其中N5已在晶圆十八厂量产，台积电已透过N5A将5奈米制程扩展至车用领域，支援AI导向先进驾驶辅助系统（ADAS）和数位座舱的运算需求，并获得了汽车等级认证。N3预计于2022年下半年在晶圆十八厂量产。
台积电也解释各制程的细节资讯，有关7奈米系列，台积电已经出货超过10亿颗7奈米系列制程晶片予客户。至于5奈米系列，台积电表示，N5是公司5奈米系列中的第一款制程技术，为满足产品上市需求，其产量创下了历史新高，目前亦为业界量产中最先进的逻辑技术。目前N4开发符合进度，其裸晶面积比 N5 小 6%，复杂度更低，效能更佳。公司预计N4在相容的设计法则下，其良率表现将可达到与 N5 相同的水准，目标于 2021 年第三季进行试产。
至于外界相当关注的3奈米系列，台积电表示，我们已经完成支援智慧型手机和 HPC 应用的 N3 平台。N3 提供比 N5 快10% 到 15% 的速度，功耗降低 25% 到 30%，逻辑密度则提升 1.7 倍。在仔细评估客户的需求、技术效能和成熟度之后，我们的 N3 将继续使用FinFET 电晶体架构。在 2022 年进入量产时，它将成为世界上最先进的技术。对于 N3 之后更先进的技术，我们在奈米层片装置方面取得了重大突破，它提供了短通道控制，为在低电压下实现良好效能提供了机会。我们期望能够将奈米层片的效能提高超过 10%以上。我们还创建了一种将金属与 2D 材料结合的新方法，改善了接触阻力和为缩小元件尺寸的最小接触长度。我们的低温传输过程以及原子级薄膜面间和通道材料将为未来的 2D 电子产品铺路。我们在 1D 碳奈米管电晶体方面也取得进步，在制作高品质、超薄介电系统方面有突破性进展。
台积电也发表了先进 3D 整合技术，台积电解释，在2020 年，我们将所有 3D 先进封装平台整合到 3DFabricTM系统架构之下，以实现更好的效能、功耗、尺寸外观和功能，达到系统级整合。台积公司正在扩展整合型扇出（InFO）家族，InFO_B 技术支援更小尺寸外观的行动应用，并提供客户弹性进行 DRAM 封装堆叠。预计于 2021 年下半年完成验证。台积公司也将在 2021 年下半年对 2.5 个光罩尺寸的 InFO 进行验证，以涵盖更广泛的布局规画和高效能运算要求。我们预计于 2021 年提供 3 个光罩尺寸来强化 CoWoS®（Chip on Wafer onSubstrate），开发更具成本效益的 CoWoS-R 和 CoWoS-L，为 HPC 应用提供各种小晶片和高频宽记忆体整合要求。在 3D 晶片堆叠方面，我们的 N7 对 N7 CoW（Chip-on-Wafer）晶片堆叠将在 2021 年年底准备就绪，而 N5 对 N5 CoW 将在 2022 年准备就绪。
至于特殊制程技术，台积电表示，公司致力为广泛的应用提供同级最佳的特殊制程技术，包括 RF/连网、CMOS 影像感测、以及电源管理技术。公司也提供技术的客制化服务，为客户创造独特的差异性，并拥有完善的智慧财产权保护系统。过去 10 年，我们在特殊制程技术方面实现了双位数的成长，奠基于我们坚定承诺持续投资特殊制程技术的开发。过去两年，我们为支援技术和制造能力成长而进行的总投资增加四倍之多。2020 年，我们运用了超过 280 项技术，为 500 多个客户生产超过 1 万 1,000 种产品。支援物联网和边缘 AI 的超低功耗技术，我们最新的低功耗技术 N12e 将 VDD 降低到 0.4V，带来了崭新和先进的运算智慧，实现了新等级人工智慧应用及极低电压、低功耗的产品设计。我们也已达到显著减少漏电，以实现最低待机功耗。相较于 28 奈米模组，N12e 的待机漏电减少 8 倍，保留漏电则减少 5 倍。
▲台积电解释，相较于上一代 16 奈米技术，我们新推出的 N6RF 技术效能提高 20%，功耗与面积减少 40%。（图／台积电提供）
台积电也于今年 3 月发布了 N6RF流程设计套件（PDK），为 5G 行动网路和 WiFi7 应用提供卓越的 RF 功能和运算效率。台积电解释，相较于上一代 16 奈米技术，我们新推出的 N6RF 技术效能提高 20%，功耗与面积减少 40%。N28 技术在毫米波 RF 应用方面也有增强，功耗效率提高 20%。台积电最先进的非挥发性记忆体技术已进展到 28 奈米，并已通过 Grade-1 验证，支援汽车应用。Grade-0 代表产品可承受高达摄氏 150 度的温度，预计于 2021 年第三季通过验证。我们的 40 奈米和 22 奈米电阻式随机存取记忆体（RRAM）技术已进入生产，目前22 奈米磁性随机存取记忆体（22MRAM）已经开始生产。透过运用公司 22 奈米 MRAM 技术，Ambiq 实现了领先业界的 3uA/MHz 低功耗基准以支援微控制器，可用于超低功耗智慧装置。
台积电也看到对电源管理技术的需求不断增加。为了满足市场需求，我们升级了电源管理 IC 技术，现在我们也提供多个 12 吋 BCD 解决方案，以满足先进技术能力，台积电表示，我们的 N90 BCD＋平台提供 BCD 技术中最佳的效能，可用于 5V 至 35V 的应用，并将于 2021 年 7 月推出 PDK。
台积电也表示，过去十年来，我们的 CIS 技术解析度提高了 30 倍，影像画素尺寸减少了 3 倍。我们也看到显示器技术对更高解析度和更低功耗有更大需求。AR/VR 等新应用需要利用近眼显示技术提高解析度。我们开发了矽基微显示技术以实现这种高解析度，达到超过 2500 PPI 的解析度。
▲台积电技术论坛，总裁魏哲家发表演说。（图／台积电提供）
台积电表示，目前公司N5、N4 和 N3 的设计生态系统准备就绪，借由 N5 量产的经验，我们得以将 N4 晶片尺寸缩小 6%，同时保持与 N5 的相容性。N3 基础矽智财已准备就绪，可开始设计流程。公司将继续推进和扩展业界领先的 3DFabric 整合技术，透过完备的 3DIC 设计生态系统，帮助客户实现系统级整合的真正价值。3DIC 设计流程和电子设计自动化（EDA）工具已就绪可用于 InFo、CowoS® 和TSMC-SoIC™设计，包括用于测试介面、时序分析和热分析的多晶片设计。我们也正开发 3D 基础和介面矽智财，以满足第一波客户的设计需求。
台积电也在论坛中谈到制造数据，台积电指出，在2020年，我们的总管理产能已达到超过 1,200 万 片 12 吋晶圆约当量，公司计划在未来三年内投资一千亿美元，包括今年三百亿元的资本支出，以增加产能并支援先进半导体技术的制造及研发。至于新产能提升及新晶圆厂现况，台积电承诺投资产能，以支援全球客户的需求。因此迅速提升了 N7、N7+ 和 N6产能， N7 产能相较于三 年前将成长 4 倍。2023 年，我们的 N5 和 N4 产量将比前一年增长 4 倍以上。自 2018 到 2021 年，我们的先进制程技术产能增加了 30% 以上。去年，我们约占全球 EUV 技术产能的一半，占全球累计晶圆数量的 65%。我们今年的 EUV 光罩护膜产能将是 2019 年的 20 倍。特殊制程技术制造产能预计较去年同期增长 12%。
台积电表示，位于台湾台南厂区的晶圆十八厂，其 N5 制程已于前三期厂房量产，第四期正在施工。生产 N3 的厂房正在准备中，未来的特殊技术制程厂房也正准备中。在新竹厂区，我们计划提高 3 奈米和 2 奈米的开发和生产效率，晶圆十二厂第八期将于今年完成。我们也计划建造一座生产 2 奈米制程的新晶圆厂，目前正在进行土地取得程序。先进封装与测试营运我们正扩大在台湾竹南的凸块（bumping）制程、测试和后端 3D 先进封装服务的产能。该厂区目前正在施工，将于 2022 年下半年开始进行 TSMC-SoIC ™的生产。在过去三年中，CoWoS 的产量成长 25%。
▲台积电绿色制造。（图／台积电提供）
台积电展现技术力同时，在绿色制造方面也于2020年7月成为首家加入 RE100 的半导体公司，并承诺到 2050 年，公司所有生产厂房和办公室将 100%使用再生能源。中期目标是到 2030 年时使用 25%的再生能源。截至 2020 年，台积公司已购买 1.2 百万瓩的再生能源，约占总用电量的 7%。台积电也表示，于今年开始建造业界首座零废弃物制造中心，预计 2023 年进行试产，其将采用最先进的回收和纯化制程，将废弃物转化为电子级化学品。