先进封装爆发式成长 台积电等兵家必争之地
(图/先探提供)
进入后摩尔定律时代，先进封装成为半导体产业的新显学，而小晶片的异质整合商机更是众厂商磨刀霍霍的兵家必争之地。
在半导体晶片制造的过程中，当晶片从晶圆厂被生产出来之后，还必须经过最后一道非常关键的步骤，才能变成具备不同功能的元件，这个步骤就是：封装测试。所谓封装，是将晶片连上印刷电路板或其他电子元件，让讯号与电流能够顺利地传递，而测试则是在晶片制作过程的各个阶段，进行不同程度的检测，进而确认晶片的可靠度以及良率，两者都是在晶片制造的过程当中不可或缺的重要程序。
更进一步来看，在封装的同时，为了能够达到更高的效能，晶片整合就成为各厂商着重发展的重中之重，但是，先前因为受限于异质晶片整合（Heterogeneous Integration）的制程存在着不小的差异，两者整合起来的良率也相对偏低，再加上过去封装厂多半采取分工模式，以致制程大多仍然是以同质晶片整合为主。不过，基于台湾半导体供应链完善，又具备顶尖晶圆代工的产业优势，台湾的封装厂商在同质晶片整合的布局已行之有年，确实可以说是相当成熟。
先进封装市场爆发式成长
近来，在后摩尔定律时代对晶片性能要求持续提升的带动之下，半导体产业的供应链厂商也日益增加在先进封装领域的投资，根据市场知名研究机构Yole日前发表的先进封装市场报告，预测二○二○～二六年间，先进封装市场将以年复合成长率七．九％的强劲气势大幅成长，到二○二五年为止，市场营收就将突破四二○亿美元的规模水准，大约是传统封装市场预期成长率的三倍之多，其中，又以2.5D/3D堆叠ＩＣ、嵌入式晶片封装（Embedded Die; ED）和扇出型封装（Fan-Out; FO）为成长最快的三大技术平台，年复合成长率分别为二一％、十八％和十六％。
确实，随着晶圆代工产业逐渐迈向高阶制程，且制程越来越精密，尤其进入七奈米之后，能够整合的项目就比以往更加多元，包括逻辑电路（Logic）、射频（RF）电路、MEMS（微机电）、感测器（Sensor）等等各种不同的晶片在内，都需要被整合在同一个封装当中。也就是说，提供异质晶片整合制程的整体解决方案就理所当然地跃上台面，成为整个半导体产业未来的发展趋势，
更深入来看，所谓异质晶片整合制程，就是将各种不同小晶片（Chiplet）包括了记忆体及逻辑晶片等，透过先进封装制程紧密集合在一起。随着先进制程的不断发展，原先传统的２Ｄ封装已经无法达到相关的需求，于是晶片厂商逐渐转向3D IC，如WoW（Wafer-on-Wafer）、甚至CoW（Chip-on-Wafer）等的技术研发，而这种新型态的３Ｄ堆叠晶片制程技术就替异质晶片整合带来了更多发展的想像空间。
也就是说，过去是将同质晶粒封装在一起，现在则是把两个、甚至多个不同性质的电子元件（如逻辑晶片、感测器、记忆体等）整合进单一封装里；或从晶片的布局下手，利用2.5D/3D等多维度空间设计，将不同电子元件堆叠、整合在一个晶片中，解决空间限制，进而达到改善功耗和效能、大幅缩小体积的效果。
但是，一旦整合的项目增加，相关制程的复杂度与难度也就随之大幅成长，话虽如此，为使晶片变得更加轻薄短小达到终端的要求，半导体产业确实迎来更多需要系统单晶片整合的挑战，同时，也衍生出了系统封装（System in Package）的相关商机，而综观现在所有一线的半导体业者，包括：台积电、三星（Samsung）、英特尔（Intel）在内，也都致力于异质晶片整合制程的发展。
若是从当前各厂商的布局来看，从专门委外的封测代工厂（OSAT）到晶圆代工厂，针对布局异质整合封装技术，确实都是磨刀霍霍、各拥优势，封测厂主要布局SiP on Substrate、低密度扇出型晶圆级封装（FOWLP）以及高密度晶圆级封装等，同时，也有封测厂布局2.5D IC；而晶圆代工厂则是主要布局高密度晶圆级封装、2.5D Interposer和3D IC等等。
台积电打造「3D Fabric」平台
为了而维持公司居于业界的领先地位，过去只将目光专注在晶圆代工业务的台积电从○九年起，开始跨入封装领域，结合先进制程的晶圆代工，以提供客户从前段晶圆代工到后段封测的一条龙统包服务，并且将目标锁定在人工智慧（ＡＩ）及高效运算（ＨＰＣ）市场，如今布局先进封装技术领域多年也终于迎来开花结果之时。
目前台积电已经量产的两大封装技术分别是InFO（整合扇出型封装）及CoWoS（基板上晶圆上晶片封装）。其中，InFO封装技术其实就是先前因为制程良率始终无法提升，所以并未获得相关半导体厂商的大量采用的FOWLP（Fan-Out Wafer level Package）。一直到台积电以FOWLP技术为基础加以改良，并于一五年提出InFO技术，将十六奈米的逻辑SoC晶片和DRAM晶片做整合，才算是正式获得市场的认同。由于该技术可达到功耗较低的效果，同时又能强调散热，并且可以符合体积小、高频宽的应用，特别适合用在智慧型手机、平板电脑和物联网晶片之上，因此，在台积电一六年将其正式量产之后就被应用在不少终端产品之上。
回过头来看，台积电成功量产2.5D先进封装制程，提供客户一系列InFO晶圆级封装技术，并针对高效能运算晶片提供CoWoS封装制程的成果，可说是宣告着半导体业已经进入下一个全新世代。近来，针对先进封装的布局，台积电更是频频在各大公开场合向市场报喜，日前在「Semicon Taiwan 2021线上论坛」当中，台积电就宣布目前已将先进封装相关技术整合为「3DFabric」平台，前段技术包含整合晶片系统（SoIC），后段组装测试相关技术包含InFO以及CoWoS系列，可让客户们自由选配。
针对目前的产业状况，台积电营运／先进封装技术暨服务副总经理廖德堆也直言，随着先进制程迈向三奈米以下的更先进技术前进的同时，系统整合单晶片（System on Integrated Chips；SoIC）的小晶片先进封装技术就成为这当中不可或缺的解决方案，台积电运用小晶片整合技术，让2.5D异质封装提升晶片效能，换句话说，小晶片的异质晶片设计已经成为当前半导体市场的新显学。
同时，廖德堆也进一步指出，为了加快布局小晶片先进封装技术，目前台积电正积极打造创新的3D Fabric先进封测制造基地，到时候厂房将会具备先进测试、SoIC和2.5D先进封装的产线，其中，进度最快的SoIC预计今年就可望导入机台，至于2.5D先进封装厂房则是计划将在明年到位，由此可以看出，台积电针对小晶片异质整合及先进封装积极卡位布局的企图心不言而喻。
日月光手握产业优势
不过，于此同时国内封装龙头大厂日月光投控当然也不遑多让，挟带着在封装领域当中耕耘多年的优势，日月光在SiP先进封装技术可说是已握有先机，确实，日月光从最早期的传统钉架式封装、ＱＦＮ（四方平面无引脚）、球栅阵列封装、高阶覆晶封装及扇出型封装的2.5D或3D都有相当丰富的经验，将上述技术一字排开来，全都可以替客户进行异质整合的系统级封装，进而提供客户一条龙的服务，根据公司说法，目前国内外客户委托进行异质整合案越来越多，外资也看好未来将成为下一阶段的成长动能，可持续关注。
全文及图表请见《先探投资周刊2167期精彩当期内文转载》
先探投资周刊2167期