有救了！面板业杀进半导体 「晶圆级扇出型封装」挑战CoWoS先进封装

面板业者进军半导体传出报捷。（示意图/达志影像/shutterstock）

半导体封装挑战摩尔定律极限。（图／先探投资提供）

面板产业已进入红海时代，不过若拥有扇出型面板级封装技术，将可有效运用闲置产能，并跨入半导体业务领域。

护国神山台积电之于台股，也代表着半导体产业之于台湾经济，上下游搭配得宜，台积电创办人张忠谋曾经说过，台湾半导体拥有三大优势，一是人才，大量高品质的工程师；二是人才流动率低，以台积电为例每年离职率仅约四～五％，远低于美国七○、八○年代晚期的十五～二○％，培养人才必须耗费数年时间，流动率若超过十％怎能做出好成绩；三是交通方便，高铁、高速公路通勤迅速。

先进封装需求高速成长

台湾不仅在晶圆制造领域具有绝对高度优势，在半导体封装同样也拥有领先地位，不过也须留意，根据ＩＤＣ研究报告显示，考量地缘政治、技术发展、人才与成本影响，整合元件制造厂（ＩＤＭ）加速转向东南亚市场，封测业者也跟进，尤其马来西亚与越南，预计二○二七年东南亚半导体封装测试市占率将达十％，台湾占比由二二年的五一％下滑至四七％。

一般来说，封装技术应该是以密度作为区分，成本高低与其效能成正比，不过由于每一种电子产品，所对应的成本效益考量，以及应用范围并不相同，如消费性、工业用或企业规模，而非是孰优孰劣，因此，厂商会选择最适当的封装方式，而非一昧的只追求最先进的封装技术，且在各技术之间也并非是互相取代的关系。

晶片大厂Intel创始人之一高登摩尔提出的摩尔定律，积体电路上可容纳电晶体数目，约每隔两年便增加一倍，时至今日，半导体先进制程已来到二奈米，甚至来到一．四奈米或一奈米，后段载板配线精密度也需要跟着提升。由於单一晶片电晶体密度逐渐逼近极限，也使得异质整合概念迅速发展，将不同的晶片透过封装、堆叠技术整合，进而衍生出各种先进封装技术。

先进封装最受市场瞩目的是CoWoS，目前仍是供不应求。CoWoS可以分开来看，CoW（Chip-on-Wafer）指的是晶片堆叠，WoS则是（Wafer-on-Substrate）即晶片堆叠在基板上，将晶片堆叠后封装于基板上，根据排列的形式，分为2.5D与3D，不仅可以减少晶片所需的空间，也有效减少功耗，借此达到加速运算但成本仍是可控的目标。

全球晶片应用端变化和转型，是推动先进封装产业发展的动力，根据研调机构Yole预估，全球先进封装市场规模，将由二○二二年的四四三亿美元，成长至二八年的七八六亿美元，年复合成长率为十．六％，而另一方面，传统晶片封装市场二二年规模为四七五亿美元，预计二八年成长至五七五亿美元，也就是至二八年，整体晶片封装市场预计将会达到一三六○亿美元。台积电不仅致力于CoWoS，也是扇出型封装市场的主导者之一。

FOPLP具产能与成本优势

Yole也曾预估，全球扇出型封装市场二○二○～二六年复合成长率将达十五．一％。整合扇出型封装是业界研发出相称的ＩＣ封装技术，根据经济部产业技术司资料显示，以晶圆级扇出型封装（FOWLP）为主，不过因所使用的晶圆设备尺寸，导致制程基板面积受限，经济部专案支持工研院研发以扇出型封装为基础，进一步发展出扇出型面板级封装（FOPLP）技术。

（图／先探投资提供）

扇出型封装异质整合各类晶片，并将被动元件或功率器件（power device）嵌入其中，再以微细铜重布线路层（ＲＤＬ）互连形成一个小型化的解决方案，两个技术各具有适合的应用领域。目前主要应用于车用电子，如功率器件、感测器、通信和计算控制晶片等，也朝向5G/AI、资料中心、穿戴装置、电源管理晶片、射频收发器等各种应用发展。（全文未完）

全文及图表请见《先探投资周刊2297期精彩当期内文转载》