《半导体》联电携伴启动W2W 3D IC专案 攻边缘AI成长动能

联电指出，此项合作案是利用矽堆叠技术整合记忆体及处理器，提供一站式的堆叠封装平台，目标为边缘运算AI应用于家用、工业物联网（IIoT）、安全和智慧基础设施等，对中高阶运算力、可客制记忆体模组、及较低功耗的需求提供解决方案。

联电表示，此平台预计在2024年完成系统级验证后就位，为客户提供无缝接轨制程。平台将解决各种异质整合挑战，包括逻辑和记忆体晶圆厂晶圆叠层规则的一致性、垂直晶圆整合的有效设计流程、及经验证的封装和测试路径。

联电说明，各成员将为合作案投入自有3D IC专长，包括集团的CMOS晶圆制造和晶圆对晶圆混合封装技术，华邦电(2344)导入客制化超高频宽元件（CUBE）架构，用于强大的边缘运算AI设备，实现在各种平台和介面上的无缝部署。

智原(3035)将提供全面的3D先进封装一站式服务，及记忆体IP和ASIC小晶片设计服务。日月光投控(3711)旗下日月光半导体提供晶圆切割、封装和测试服务，Cadence则就晶圆对晶圆设计流程，提取矽穿孔（TSV）特性和签核认证。

联电前瞻发展办公室暨研发副总经理洪圭钧表示，透过此项跨供应链垂直整合的合作专案，很荣幸与产业领导厂商一同运用先进的异质整合W2W技术，协助客户达成3D IC在性能、尺寸和成本所具备优势，满足新兴应用需求。

洪圭钧指出，异质整合将持续推进超越摩尔时代的半导体创新界限，联电期待以优异的CMOS晶圆制造能力与先进的封装解决方案，促成产业生态系统的完整发展。

华邦电记忆体产品事业群副总经理范祥云表示，随着AI从数据中心扩展到边缘运算，边缘设备将需要更高的记忆体频宽，来处理日益增加的资料工作负载。华邦电提供的客制化超高频宽元件将使客户能将定制的DRAM整合到3D封装中，实现最佳的边缘运算AI性能。

智原营运长林世钦指出，很荣幸成为3D IC合作案创始成员，已与联电和最优秀的封测厂商展开紧密合作，为公司的2.5D/3D先进封装服务提供支援，这项合作案是此领域的重要延伸，展现客户充分利用晶片整合的无限潜力。

日月光研发中心副总经理洪志斌表示，日月光尽全力于与供应链伙伴合作，协助客户优化半导体设计和制造效率。此项合作有助加速客户上市时间，同时透过整合技术开发，实现在AI时代的卓越应用，确保获利持续成长。

Cadence数位与签核事业群研发副总裁Don Chan指出，随着边缘AI应用持续普及，3D IC设计对客户日趋重要。Cadence已与联电和智原展开密切合作，利用Cadence Integrity 3D-IC平台实现3D IC设计，并致力协助客户更快将产品推向市场。