半导体技术新赢家出列　台积电跨入GAA后与三星、英特尔的竞合争霸

台积电引领台湾半导体技术持续向前推进，下世代的重心，已非传统的代工微缩，而是新领域的窜起，包括小晶片、异质整合等，让投资市场出现可以关注的新标的！(图/财讯提供)

疫情加速数位转型，5G、HPC、物联网等趋势扩大对半导体晶片的需求，连带加快半导体新技术的进程，包括小晶片（chiplet）、异质整合等半导体新技术真正被开始采用，而相关的先进封装逐步量产，至于晶圆代工产业，龙头厂台积电也将从原先的鳍式场效电晶体（FinFET），跨入闸极全环电晶体技术（GAA），与三星、英特尔展开另外一场竞合争霸。

Chiplet概念窜起

Chiplet小晶片，顾名思义，就是让晶片更小，比如，把一颗CPU切成3～5个更小的晶片，然后再透过先进封装整合为一颗功能完整晶片；亦即，将大尺寸多核心设计分散成不同的微小裸晶片，如处理器、类比元件、储存器等，再用乐高积木的概念堆叠，以封装技术做成一颗晶片。最早喊出Chiplet的是Intel和AMD，而AMD的Infinity Fabric技术堪称小晶片的滥觞。

为降低功耗、提升效能，半导体代工制程持续推进，但成本也越垫越高，尤其半导体产业奉为圭臬的摩尔定律，当迈向3奈米后，已达物理极限，无法透过制程微缩解决所有问题，也因此，chiplet有望成为突破摩尔定律的一种方式，将电路分割成独立小晶片，各自强化功能与缩小尺寸，最后透过先进封装整合在一起。

值得注意的是，chiplet是种概念，是种晶片形式，而chiplet的后段，一定得仰赖先进封装技术；目前主要运用小晶片整合封装技术的大厂包含台积电的CoWoS/SoIC（System-on-Integrated-Chips）、Intel的2D封装技术EMIB（Embedded Multi-die Interconnected Bridge）、Fovores 3D封装技术，还有AMD的MCM（Multi-Chip-Module）晶片整合封装等；而后续采用3奈米代工制程产出的晶片，有望成为主要进入此类技术的产品。

但chiplet属于高单价、利基性市场，问题不少，包括，标准不一，不同规格与特性的晶片要封装在一起，在散热、应力、讯号传递上都是考验。此外，小晶片只要其中一个晶片出问题，整个系统都会受影响，付出的代价很高，成本相对高，也因此，近三年内，采用的厂商家数与产出晶片的数量不会多，以AMD、英特尔为主，封测端则是台积电为主，日月光少量。

此外，因chiplet需要使用的载板数量变多了，因此生产EMIB载板的欣兴，以及高阶载板的景硕，均能同步受惠。另外因得采用先进封装技术，相关设备供应商包括弘塑、万润及辛耘等也可分得一杯羹。

异质整合决定摩尔定律存续

随着5G、AI等新兴科技应用兴起，半导体制程持续微缩，对封装的要求也愈来愈高，具备高度晶片整合能力的异质整合封装技术，被视为后摩尔时代下延续半导体产业发展的动能；具体来说，异质整合是透过3D设计，将不同性质的电子零件整合进单系统级封装中，包括逻辑晶片、记忆体、射频元件等。

SEMI台湾区总裁曹世纶指出，摩尔定律走到极限，加上电子设备轻薄短小的趋势，异质整合成为新显学，相关制程需求将大幅提升。而依据台积电卓越院士兼研发副总经理余振华分析，台积电在异质整合技术进入系统微缩阶段，着重加强晶片间连结密度、封装尺寸大小两大方向，不过台积电必须面对两个挑战，第一是成本控制，第二是制程精准控制的程度。

钰创董座卢超群默默推动异质整合已经10年了，在2021年12月中旬宣布，钰创集团本来是一个零组件业者，但2021年也成为一个次系统的提供者，包含「次系统IC化」、「IC次系统化」，提供软体、应用等予系统厂商使用；尤其钰创推出全球第一颗采用WLCSP微型封装技术的DRAM产品RPC DRAM，亦开启新型商业模式，设计出Controller+DRAM的完整方案，这方案可采取异质整合的封装形式。

爱普则携手台积电、力积电成功量产异质整合技术，即VHM；这是一种将DRAM与逻辑晶片真正借由3D堆叠进行封装的异质整合技术，爱普提供VHM，包含客制化DRAM设计及DRAM与逻辑晶片整合介面之VHM Link IP，力积电负责客制化DRAM生产，而台积电提供逻辑晶片代工及后段的3D堆叠封装。此类制程技术，将可陆续被导入AI、网通及图像处理等特别需要大量频宽的应用市场。

此外，不论chiplet、异质整合，都须透过后段的先进封装完成，而创意近几年随AI、HPC需求强劲，也已成功拿下不少客户的委托设计订单，并采用台积电CoWoS或SoIC等先进封装技术，因此也会是相关大趋势下的受益厂商。（全文未完）

本文详情及图表请见《财讯快报 理财年鉴第202201期》

《财讯快报 理财年鉴第202201期》