AI大运算时代 联电揪团 推3D封装专案

联电及合作伙伴投入3D IC各自专长

晶圆代工大厂联电昨（31）日宣布，已与合作伙伴华邦电子、智原科技、日月光半导体和Cadence成立晶圆对晶圆（wafer-to-wafer, W2W）3D IC专案，协助客户加速3D封装产品的生产。

此项合作案是利用矽堆叠技术，整合记忆体及处理器，提供一站式的堆叠封装平台，以因应AI从云端运算延伸到边缘运算趋势下，对元件层面高效运算不断增加的需求。

此项与供应链伙伴共同推动的W2W 3D IC专案，目标在为边缘运算AI应用于家用、工业物联网、安全和智慧基础设施等，对中高阶运算力、可客制记忆体模组、及较低功耗的需求提供解决方案。该平台预计在2024年完成系统级验证后就位，为客户提供无缝接轨的制程。平台将解决各种异质整合之挑战，包括逻辑和记忆体晶圆厂晶圆叠层规则的一致性、垂直晶圆整合的有效设计流程、及经过验证的封装和测试路径。

联电前瞻发展办公室暨研发副总经理洪圭钧表示，透过此项跨供应链垂直整合的合作专案，联电很荣幸与产业领导厂商一起，运用先进的异质整合W2W技术来协助客户，达成3D IC在性能、尺寸和成本上具有的优势，满足新兴应用的需求。

洪圭钧也指出，异质整合将持续推进超越摩尔时代的半导体创新界限，联电期待以优异的CMOS晶圆制造能力与先进的封装解决方案，促成产业生态系统的完整发展。

日月光研发中心副总洪志斌博士则是表示，身为半导体生态系统的一员，日月光尽全力于与供应链伙伴合作，协助客户优化其半导体设计和制造的效率。此项合作有助加速客户的上市时间，同时透过整合技术之开发，实现在AI时代的卓越应用，确保获利持续成长。

华邦电记忆体产品事业群副总经理范祥云指出，随着AI持续从资料中心扩展到边缘运算，边缘设备将需要更高的记忆体频宽来处理日益增加的资料工作负载。华邦电提供的客制化超高频宽元件（CUBE）将使客户能够将定制的DRAM整合到3D封装中，实现最佳的边缘运算AI性能。