英特尔登高一呼 SiP成主打星

半导体龙头英特尔在上周召开的架构日（Architecture Day）中发表名为Foveros的全新3D封装技术，首次采用3D晶片堆叠的系统级封装（SiP），来实现逻辑对逻辑（logic-on-logic）的晶片异质整合。业界指出，英特尔登高一呼等于确定了未来SiP将是异质晶片整合主流，掌握SiP技术及产能的日月光投控（3711）将成为最大受惠者。

英特尔在架构日中宣布及展示了新一代中央处理器（CPU）微架构Sunny Cove，不仅可以提高一般运算任务的单一时脉效能和功耗效率，也包含加速人工智慧（AI）和加密等特殊用途运算任务的新功能。同时，英特尔也推出全新Gen 11整合式绘图晶片。首款整合Sunny Cove微架构处理器及Gen 11绘图处理器（GPU）核心的产品，将是明年底推出的10奈米制程Ice Lake处理器。

另外值得市场关注的焦点，则是英特尔发表名为Foveros的全新3D封装技术。英特尔Foveros是以3D堆叠的SiP为主体，为结合高效能、高密度、低功耗晶片制程技术的装置和系统奠定了基础。

Foveros预期可首度将3D晶片堆叠从传统的被动矽中介层（passive interposer）和堆叠记忆体，扩展到CPU、GPU、AI等高效能逻辑运算晶片。

英特尔Foveros技术提供极大的弹性，因为设计人员希望在新的装置设计中「混搭」（mix and match）矽智财（IP）模组、各种记忆体和I/O元件，而这项3D封装技术允许将产品分解成更小的「小晶片」（chiplet），其中I/O、SRAM、电源传输电路可以建入底层晶片（base die）当中，高效能逻辑晶片则堆叠于其上。

英特尔预计2019年下半年开始使用Foveros推出一系列产品。首款Foveros产品将结合高效能10奈米运算堆叠小晶片和低功耗22奈米22FFL制程的底层晶片。而这是继英特尔在2018年推出突破性的嵌入式多晶片互连桥接（EMIB）2D封装技术之后，Foveros将再次展现技术上的大幅跃升。

英特尔Foveros技术以3D堆叠的SiP封装来进行异质晶片整合，也说明了SiP将成为后摩尔定律时代重要的解决方案，晶片不再强调制程微缩，而是将不同制程晶片整合为一颗SiP模组。

法人指出，在英特尔及台积电等大厂力拱SiP技术下，未来如何导入量产成为关键，掌握庞大SiP技术专利及产能的日月光投控，可望成为未来SiP风潮下的最大受惠厂商。