智原推系统级静电防制服务 抢占ASIC市场

IC设计服务厂智原（3035）推出系统级静电防制服务及Low DPPM通用解决方案，抢攻特殊应用晶片（ASIC）庞大市场。智原已成功于工厂自动化等ASIC专案采用系统级静电防制，满足客户的系统级静电放电（System-level ESD）规格需求，同时推出Low-DPPM通用解决方案支援各种应用领域ASIC晶片，采用更经济省时而非车规的作法达到低故障失效率的量产。

智原推出系统级静电防制服务。目前智原已成功于工厂自动化等ASIC专案采用该方案，满足客户的系统级静电放电（System-level ESD）规格需求，进而加快客户量产时程。

由于智原深耕晶片、封装、电路板的协同设计（Chip-package-PCB co-design），在电路板布局设计上，可额外提供客户系统级静电设计指引文件，以避免潜在的设计弱点；同时可进行必要的系统级讯号杂讯电性分析，以判定最佳的设计方案。此外，智原设置的可靠度实验室亦可提供「一站式系统级静电放电测试服务」，满足客户系统级静电相关评估与测试的需求。

智原科技营运副总经理王志恒表示，有别于业界一般只提供晶片层级ESD服务，智原新增的系统级静电防制服务方案可进一步协助客户排除系统级静电问题，达到顺利量产的目的。我们借由创新的ASIC专业能力，持续与客户合作，并为日益增长的品质需求不断地提供最有效率的解决方法，有利于客户抢占市场先机。

智原也推出Low-DPPM通用解决方案，支援各种应用领域ASIC晶片采用更经济省时而非车规的作法下，达到低故障失效率的量产品质与高可靠度的规格需求。

智原除了已有符合汽车电子协会AEC车规的Zero-DPPM解决方案，也借此经验提供客户适用于非车用领域的Low-DPPM通用解决方案。该服务在产品规格确认初期，即针对低DPPM目标需求建构涵盖设计、制造及测试的方案。其测试方案依据测试与检视模型，确保晶片在各阶段流程通过严谨的测试条件；最后并导入多项分析与诊断方法，例如利用加压筛选出早夭的缺陷品，协助客户实现量产品的低故障失效率目标。

王志恒表示，智原的Low-DPPM通用解决方案已通过量产验证，成功为客户在多项工业领域与消费领域ASIC产品上，以更经济有效的方式达到低DPPM的需求。我们拥有超过26年的ASIC晶片设计服务经验，并持续优化从设计、整合、制造到测试端的品质管理，以提供客户领先业界的高品质及高可靠度解决方案。