采用联电22奈米制程全球最小USB 通过矽验证
联电今（2）日宣布，全球面积最小、使用22奈米制程技术的USB 2.0通过矽验证，展现联电22奈米制程成技术就绪。
新的晶片设计可使用22奈米设计准则或遵循28奈米到22奈米的转换流程（Porting Methodology），无需更改现有的28奈米设计架构，因此客户可放心地使用新的晶片设计或直接从28奈米移转到更先进的22奈米制程。
联电矽智财研发暨设计支援处陈元辉处长表示，联电致力于提供世界领先的晶圆专工特殊技术，并持续推出新的特殊制程技术，用以服务于5G、物联网和车用的快速增长晶片市场。我们很高兴能为客户推出极具竞争力的22奈米制程技术，主要提升性能、面积和易于设计的先进技术。
联电的22奈米制程与原本的28奈米高介电系数/金属栅极制程缩减10％的晶粒面积、拥有更佳的功率效能比，以及强化射频性能等特点。另外也提供了与28奈米制程技术相容的设计规则和相同的光罩数的22奈米超低功耗 （22uLP）版本，以及22奈米超低泄漏 （22uLL）版本。此22uLP和22uLL所形成的超级组合，可支援1.0V至0.6V的电压，协助客户在系统单晶片（SoC）设计中同时享有两种技术的优势。
22奈米制程平台拥有基础元件IP支援，为市场上各种半导体应用，包括消费性电子的机上盒、数位电视、监视器、电源或漏电敏感的物联网晶片（附带蓝牙或WiFi）和需要较长电池寿命可穿戴式产品的理想选择。