联电推40奈米SST嵌入式快闪记忆 东芝评估采用

联电总经理简山杰。(图/记者一中摄)

记者周康玉台北报导

联电(2303)今(21)日宣布新推出的40nm奈米SST嵌入式快闪记忆,较量产的55奈米单元尺寸减少20%以上,并使整体记忆体面积缩小了20-30%。东芝已开始评估其微处理器(MCU)晶片联电40奈米SST技术平台适用性

联电特殊技术组织协理丁文琪表示,联电努力将这嵌入式快闪记忆体解决方案扩展到40奈米的技术平台,期待将SST的高速度高可靠性优势带给东芝和其他晶圆专工客户。自2015年提供55奈米SST嵌入式快闪记忆体成为主流技术以来,联电一直受到客户的高度关注,借此制程平台所具有的低功耗、高可靠度及卓越数据保留和高耐久性特性,可用于汽车工业消费者和物联网的应用。

联电表示,新推出的40nm奈米SST嵌入式快闪记忆,较量产的55奈米单元尺寸减少20%以上,并使整体记忆体面积缩小了20-30%。东芝电子元件&存储产品公司已开始评估其微处理器(MCU)晶片于联华电子40奈米SST技术平台的适用性。

东芝电子元件&存储产品公司混合信号晶片部门副总松井俊表示,期待采用联华电子40奈米SST技术有助于提升东芝MCU产品的性能;与联电合作,透过稳定的制造供应及配合东芝生产需求提供灵活的产能,保持强劲的业务连续性计划 (BCP)。

已有超过20个客户和产品正以联华电子55奈米SST嵌入式快闪记忆体制程进行各阶段的生产,包含了SIM卡金融交易,汽车,物联网,MCU及其他应用产品。