设计晶片不用钱！台湾RISC-V联盟成立 助新创省授权费
▲台湾RISC-V联盟成立大会；左起为力晶总经理王其国、力晶董事长黄崇仁、芯原科技董事长戴伟民。（图／记者姚惠茹摄）
台湾RISC-V联盟于今（7）日成立，让新创业者能省下初期开发晶片的授权费用，让传统产业更容易切入AIoT（人工智慧+物联网），不仅由联发科、力晶、力旺等台厂共同发起，连中国大陆芯原半导体也相挺。
RISC-V联盟由台湾物联网产业技术协会(TwIoTA)黄崇仁理事长倡议，，并且由力晶总经理王其国担任会长，并有力晶、智成、神盾、晶心、联发科、瑞相、力积电、力旺、嵌译等企业发起。
市调机构Gartner预测，2020年将有超过200亿个物联网(IoT)装置连上网路；工研院产科国际所研究报告也指出，AIoT晶片市场预计到2025年将达390亿美元，年复合成长率高达20%。
进入万物联网的世代，每一个IoT装置都需要使用到低功耗嵌入式CPU晶片，AI相关应用也需要嵌入式CPU进行端点运算，才能建构完整AIoT应用，因此RISC-V开源硬体指令集(ISA)核心加上端点运算IP，将成为低功耗AIoT应用最佳解决方案。
黄崇仁表示，RISC-V开放架构可以让厂商快速开发新应用，尤其对于新创业者来说，不仅能在开发阶段省下授权费用，也能依照自己需求增加专属指令集，而不受限制原始授权限制，所以他认为这是台湾科技产业的新机会，值得让大家一起投入。
王其国表示，台湾RISC-V联盟成立，主要是希望透过产、学、研三方合作方式，共同协助将RISC-V开放架构导入台湾，并串联海内外RISC-V生态系资源，让台湾产业从研发、设计到应用，都能具备AIoT整合能力，并搭上5G通讯趋势与商机，进而提升台湾产业竞争力。
小辞典：
RISC是精简指令集(Reduced Instruction Set Computing)的缩写，是中央处理器(CPU)一种设计架构，将电脑运算用指令数量减少，让CPU架构在设计上能更为简化。RISC-V发音念作risk-five，是一个基于精简指令集(RISC)原则的开源指令集架构(ISA)。
RISC-V原始专案2010年起源于加州大学柏克莱分校，代表第五代RISC ISA设计，并在2015年由柏克莱分校与各家企业合组成立RISC-V Foundation，作为RISC-V开放架构定义、管理与推广的非营利性组织机构。