联电与ARM合推超低功耗物理IP解决方案

联电英商安谋(ARM)合推功耗物理IP解决方案。(资料照/记者高振诚摄)

记者高振诚/新竹报导

联电(2303)携手处理器矽智财(IP)大厂安谋(ARM),双方共同宣布ARM Artisan实体矽智财(PHY IP)解决方案新进展,加速以ARM处理器为核心嵌入式系统和物联网相关应用发展

联电55奈米超低功耗制程(55ULP)技术主打物联网应用的低耗能最佳解决方案,最新推出实体IP产品将有助于晶片设计团队,加速并简化为物联网和其他嵌入式系统开发ARM系统单晶片(SoC)。

联电表示,对许多讲求低耗电应用而言,尽可能最大化电池使用寿命是成功设计的关键。Artisan实体IP平台将强化联电的ULP技术,最大化电源效率和降低漏电功耗,主要功能如支援厚闸极氧化层(thick gateo xide)和多通道长元件库,让SoC工程师运用各种工具实现物联网应用的最佳化设计。

ARM实体IP设计事业部总经理Will Abbey指出,完整的实体IP基础平台对联电55ULP制程实现物联网应用低功耗和低成本设计至关重要。针对低功耗所需的最佳化元件库,ARM和联电提供SoC工程师一套完善的全新开发工具。

联电矽智财研发暨设计支援处资深处长林世钦表示,物联网晶片工程师经常被要求以更快的速度,设计出更省电的高度整合解决方案。联电拥有晶圆专工产业最强大的物联网专用55奈米技术平台,全面且完整的IP资源可以满足物联网产品永远连线且超低耗电的要求。联电55ULP平台纳入Artisan实体IP后,可立即增加工具选项,可有效降低设计的复杂度并且加速上市时程

联电55ULP实体IP即日起于ARM DesignStart网站供货,其中的Art isan元件库将支援0.9v超低电压范围,和1.2v电压范围操作相比,最高可节省44%动态电力和25%漏电功耗,此外,该元件库的多通道元件库提供各种临界电压(Vt)选项,可让SoC工程师在漏电功耗和效能之间有多种组合选择。长通道元件库可进一步降低高达80%的漏电,电源管理工具组(PMK)可减少动态电力和漏电的损失

至于次世代高密度记忆体编译器,则可提供多重电力整合模式,在极小化待机漏电功耗时保留存储状态。运用这些模式,SoC工程师可比一般待机减少高达95%的漏电。