台积电SoIC晶片2022量产 传Google、AMD抢到头香

台积电将在明年于苗栗建立SoIC封装技术产线,并于2022年开始量产,Google、超微(AMD)为首批客户。(资料照)

由于晶片制造的「摩尔定律」有其局限,台积电早已开始研发先进的封装技术。现在有消息传出,台积电正与美国科技巨擘合作,共同开发SoIC(系统整合晶片)创新封装科技,利用3D晶片间堆叠技术,突破晶片生产的局限,台积电将在明年于苗栗建立SoIC封装技术产线,并于2022年开始量产,Google、超微(AMD)为首批客户。

根据《日经亚洲评论报导,摩尔定律的发展速度变慢,一颗晶片能挤进的电晶体数量愈来愈有限,突显晶片封装技术的重要性。台积电将利用名为「SoIC」的3D堆叠技术,将处理器记忆体感测器等数种不同晶片堆叠、连结在一起,统合至同一个封装中。这种方法可让晶片组体积缩小、功能更强大,以及更具能源效率而省电。

报导指出,消息人士透露,台积电计划在苗栗竹南厂采用这种3D堆叠技术,Google和超微将成为SoIC晶片的首批客户。这些美国科技巨擘会协助台积电进行测试与认证作业。消息人士并指出,Google将使用将 SoIC 晶片应用于自动驾驶系统等装置,为电脑伺服器开发微处理器的AMD,则希望打造性能表现可以超越英特尔(Intel)的晶片产品

对此,台积电则不予置评。而台积电总裁哲家曾在八月「全球技术论坛」上表示,台积电整合旗下包括SoIC(系统整合晶片)、InFO(整合型扇出封装技术)、CoWoS(基板上晶片封装)等3DIC技术平台命名为「TSMC 3DFabric」,续提供业界最完整且最多用途解决方案,用于整合逻辑chiplet、高频宽记忆体、特殊制程晶片,实现更多创新产品设计

他强调,台积电努力实现电晶体微缩,2D微缩不足以支撑制程需求,在前瞻性投资研发部门努力下,3D封装技术已经是一条可行道路,同时满足系统效能、缩小面积以及整合不同功能需求,台积电拥有业界最先进的技术,从晶圆堆叠到先进封装一应俱全,更有效率实现系统整合。